三星电子成功开发36GB12层堆叠HBM3E 业内尚属首次

发稿时间 2024-02-27 11:17
삼성전자, 업계 최초 36GB HBM3E 12H D램 개발

据三星电子27日消息,其在业界首次成功开发出单颗容量达36GB的12层堆叠HBM3E(第五代HBM)DRAM芯片,抢占高容量HBM市场。

三星电子利用硅通孔(Through-Silicon Via,TSV)技术将3GB的DRAM芯片堆叠到12层,实现业界最大容量36GB的12层堆叠HBM3E。硅通孔技术是将数千个微孔的DRAM芯片垂直堆叠,用电极连接堆叠芯片的技术。

12层堆叠HBM3E每秒最多可提供1280GB的带宽和高达36GB的业界最高容量,性能和容量与前作8层堆叠HBM3(第四代HBM)相比改善50%以上。12层堆叠HBM3E在1024个输入/输出通道(I/O)中支持每秒最高10Gb的速度,每秒可处理1280GB,即1秒可上传或下载40多部30GB大小UHD电影的速度。

三星电子利用Advanced TCNCF(Thermal Compression Non Conductive Film,热压非导电薄膜)技术,将12层堆叠产品实现与8层堆叠相同的高度,成功满足HBM包装规格。采用Advanced TCNCF技术可以使HBM堆叠层数增加,芯片厚度变薄,从而最大限度减少可能发生的“翘曲现象”,有利于高端堆叠扩张。

三星电子还持续降低NCF材料的厚度,实现业界最小芯片间隔“7微米(um)”。如此一来,12层堆叠HBM3E也顺利实现比8层堆叠HBM3提高20%以上的垂直集成度。在12层堆叠HBM3E芯片键合工程中,需要信号特性的地方适用小凸块,需要散热特性的地方适用大凸块,根据目的进行尺寸调整。通过采用大小不同的凸块,在强化散热性能的同时,收益率也实现最大化。

此外,三星电子还采用NCF进行涂层并键合芯片,实现凸块尺寸多样化,同时展示出无孔隙(Void)堆叠的业界最高技术水平。在人工智能(AI)服务不断升级,数据处理量剧增的情况下,三星电子成功开发的12层堆叠HBM3E预计将成为各领域企业利用AI平台的最佳解决方案。

由于性能和容量得到提升,使用12层堆叠HBM3E可减少GPU使用量,使企业能够灵活管理资源,从而降低总体拥有成本(TCO)。例如,将12层堆叠HBM3E应用于服务器系统时,在相同的GPU基础设施条件下,与搭载8层堆叠HBM3相比,平均可以提高34%的AI训练速度,并在推理方面预计最多可提供11.5倍的AI用户服务。

三星电子存储芯片事业部产品策划室长兼副社长裴勇哲(音)表示:“三星电子正在致力于开发高容量解决方案的创新产品,以满足提供AI服务的客户企业需求。未来也将专注于高容量HBM堆叠技术的开发,引领和开拓高容量HBM市场。”

目前,三星电子已经开始向客户企业提供12层堆叠HBM3E样品,并计划今年上半年内投入量产。
 

【图片来源 三星电子】
12层堆叠HBM3E(第五代HBM)DRAM芯片【图片来源 三星电子】

《 亚洲日报 》 所有作品受版权保护,未经授权,禁止转载。

기사 이미지 확대 보기
닫기
TOP